基于AD9228的超声数据采集电路的设计

　　　　　　作者：李粤得，张雷刚，余胜康，彭虎

【摘要】 介绍了数字超声成像系统中数据采集电路的设计方案和功能特性。该电路以ADI公司的高速A/D转换芯片AD9228为基础，可以实现最高达65MSPS的模数转换速率，并使用FPGA实现LVDS信号的电平转换，以及串并转换，最后实现数字信号的并行输出。测试结果表明：该系统的12位数字化输出只在最后1位有抖动，可满足实际设计要求。

【关键词】 超声成像；数据采集；高速A/D转换；LVDS信号；串并转换

　　Abstract：We described the design of data acquisition circuit in ultrasonic imaging system. The design was bases on high speed A/D converter AD9228， which can reach the highest converter rate at 65MSPS. In the circuits， FPGA was used to convert LVDS data into LVCOMS data， and converted serial data into parallel data， finally accomplished the parallel digital signal output. It is tested that only the last one of twelve bits output data have jittered.The result meets the design requirements.

　　Key words：Ultrasonic imaging; Data acquisition; High speed A/D converter; LVDS data; Deserializer

1 引 言

　　随着计算机、现代信号处理技术的不断发展，超声成像系统逐渐向全数字化方向发展。全数字超声成像技术在接收前端将回波信号转变为数字量，通过设计专用ASIC系统替代传统模拟处理电路，实现信号的延迟、叠加及信号处理，使图像更清晰、更准确，分辨率更高，提高了超声诊断设备的质量［1］。

　　AD9228是ADI公司针对全数字超声系统推出的4通道单芯片模拟前端。其极高的集成度允许医疗设备设计师将超声系统的信号通道尺寸减少50%，电路板占用面积减少约40%，顺应了当今超声仪器向小型化、便携式方向发展的趋势。同时，可明显降低仪器的噪声，各项性能指标得到显著提高，在实现小型化的同时保证了图像的高质量，提高了医学超声影像诊断的准确性。

2 AD9228简介

　　2.1 AD9228的内部结构图

　　图1为AD9228芯片内部结构示意图。AD9228主要由12位ADC，SPI接口，时钟、数据倍频器和参考电压选择4个部分组成。四路的12位ADC完成最高65MSPS的模数转换，并且采用低电压差分信号（LVDS）输出。SPI接口可以控制A/D的位数选择，通道选择，时钟频率和数据序列的选择以及输出数据的分辨率。倍频器可以自动地加倍采样时钟频率以匹配输出的LVDS数据速率，如DCO和FCO时钟输出。参考电压选择部分可以选择ADC是否需要参考电压以及参考电压输入的大小。AD9228采用1.8 V电压供电，模拟输入信号的幅度范围是2Vp-p。

　　图1 AD9228芯片内部结构示意图

　　Fig 1 The internal structure of AD9228

　　2.2 AD9228的工作原理

　　AD9228的体系结构由一个流水线模数转换器构成，共分为三个阶段：第一阶段是4bit，第二阶段是8个1.5-bit，最后是一个3bit的flash。为了纠正前一阶段出现的闪烁错误，每一个阶段都提供足够的重叠。通过数字矫正逻辑，每一个阶段的量化输出最终合并为12bit的输出。该流水线体系结构允许第一阶段有一个新的样本输入，而其余阶段则只能使用前一个样本。采样过程是由时钟的上升沿触发的。

　　流水线的每一阶段都包括一个低分辨率的flash ADC，以及与之相连接的开关电容DAC和中间余数放大器（如乘法数模转换器（MDAC））。余数放大器放大重构DAC输出和闪烁输入之间的差额，用作流水线的下一阶段。为了便于数字校正闪烁错误，在每一阶段设定了1bit的冗余量。最后一个阶段只包含了一个flash ADC。

　　输出阶段模块包括数据排列，错误纠正和输出数据到输出缓冲器。最后数据串行化并由帧时钟和数据时钟校准。

3 AD9228应用

　　3.1 AD9228与模拟电路的接口

　　AD9228的模拟输入的最佳形式是采用模拟差动输入。将AD9228应用于超声医疗仪器的的电路设计中，信噪比是一个比较关键的参数。差动变压器耦合是一个比较理想的模拟信号输入方式，因为大多数放大器的噪声参数都不能实现AD9228的最佳工作效果。

　　图2为AD9228的模拟信号差动输入接口，图中的旁路电容值决定于输入信号的频率，在一定条件下电容值可以减小或者不需要电容。

　　图2 AD9228的模拟信号差动输入接口

　　Fig 2 Differential analog signal input interface of AD9228

　　图3为AD9228的时钟差动输入接口。单端信号通过射频变压器转化为差分信号，形成低抖动的时钟源。次级反接的肖特基二极管对将输入AD9228差分时钟的幅度限制在大约0.8 Vpp的范围。这有助于防止时钟信号从输入到AD9228的其他部分出现大的电压抖动，而且这样还保留了时钟上升沿和下降沿时间短的特点，这对于低抖动的时钟特性都发挥着及其重要的作用。

　　图3 AD9228的时钟差动输入接口

　　Fig 3 Differential clock signal input interface of AD9228

　　3.2 AD9228输出与FPGA的接口

　　AD9228的输出数据和时钟信号都是LVDS格式。因为在低电压，差分信号能在差分PCB线对数以几百MSPS的速度传输，其低压幅和低电流驱动输出实现了低噪声和低功耗，差分信号还具有良好的抗噪特性［2］。因此，在FPGA接收数据和时钟信号时，需要考虑差分信号的连接问题，我们选用了XILINX公司的spartan-3系列FPGA，此款FPGA拥有多对差分I/O引脚对，可以匹配8种不同的差分标准，包括LVDS。因此只要将差分信号线直接与FPGA的差分引脚对相连，后续转换电路通过VHDL编程调用内部逻辑模块完成即可。

　　3.3 LVDS电平变换及串并转换

　　LVDS信号总线在信号传输过程中有许多优点，图4 AD9228与FPGA的连接图

　　Fig 4 The connection of AD9228 and FPGA

　　但是后级信号的存储需要信号是并行的，所以要对AD9228输出的LVDS信号做串并转换。串并转换过程用XILINX公司的spartan3系列FPGA实现。通过VHDL程序实现信号格式的转变和串并信号的转换，图5所示为VHDL串并转换程序功能框图。A/D转换后的差分数字信号先转化为TTL或者CMOS电平，包括数据信号和时钟信号，然后将12位串行数据，根据FCO时钟的上升沿和下降沿分为两组数据，每一组数据都有六位数据，分别对六位数据做串转并处理，即分别将两组数据信号送入以DCO为时钟的两组级联D触发器，每组D触发器都由6个D触发器级联而成。然后每隔一个FCO时钟，从这12个D触发器的输出引出12位同步的数据信号，即最后的12位的并行输出信号。

　现在举例说明XILINX公司的spartan3系列FPGA实现的LVDS信号的转化。如下为时钟输入模块，verilog语言的描述如下：

　　IBUFGDSLVDS33 lvdsdcoibufg (.I (dcop)， .IB (dcon)， .O (dco));

　　IBUFGDSLVDS33 lvdsframeibufg (.I (fcop)， .IB (fcon)， .O (framein));

　　如下为数据输入模块，verilog语言的描述如下：

　　IBUFDSLVDS33 lvdsdataibufa (.I (dinap)， .IB (dinan)， .O (dataa));

　　IBUFDSLVDS33 lvdsdataibufb (.I (dinbp)， .IB (dinbn)， .O (datab));

　　IBUFDSLVDS33 lvdsdataibufc (.I (dincp)， .IB (dincn)， .O (datac));

　　IBUFDSLVDS33 lvdsdataibufd (.I (dindp)， .IB (dindn)， .O (datad));

　　上述模块都是spartan3系列FPGA内部自动生成的，直接调用即可。输入为差分信号的正负极，输出直接转化为LVCOMS信号电平［3］。

4 电路调式

　　电路调试部分主要是通过SPI接口编程重新设置AD9228的内部寄存器值和对AD9228的特殊功能引脚设置不同的值，以改变其功能特性，然后通过检测输出的外部数据来判断电路的工作状态。

　　电路板焊接完成，AD9228接入电源，接入CLK信号，输入悬空，但是CSB引脚与AVDD相接，即CSB处于高电平状态，然后再将SCLK/DTP复用引脚与AVDD相连，此时AD9228处于测试状态，输出结果应该为1000 0000 0000，同时FOC的频率应该与CLK输入时钟频率大小相同，而DCO为CLK时钟频率的六倍。我们用示波器测试经FPGA转化后的输出信号，显示结果和预期的一样，表明AD9228和FPGA工作正常。

5 总结

　　我们介绍了数字超声成像系统中数据采集电路的设计。AD9228芯片较好地实现了高速A/D转换功能。该电路系统还实现了对AD9228的低电压差分信号（LVDS）输出的电平变化和解串功能，并最终输出12位并行的TTL数据。

参考文献

［1］唐昱，彭虎. 超声骨密度测量系统的设计［J］.生物医学工程研究，2006，25(4):224-232.

［2］宋光德，胡宏波.一种基于FPGA的A 超数字式探伤系统的研究［J］. 电子技术应用，2003(10):29-31.

［3］孙航. Xilinx可编程逻辑器件的高级应用和设计技巧［M］.北京: 电子工业出版社，2004.